MAKALAH TENTANG RAM
Synchronous dynamic random access memory ( SDRAM ) adalah dinamis random access memory (DRAM) yang disinkronkan dengan bus sistem . Klasik DRAM memiliki antarmuka asynchronous, yang berarti bahwa itu merespon secepat mungkin terhadap perubahan input kontrol. SDRAM memiliki antarmuka sinkron, artinya menunggu untuk sinyal clock sebelum menanggapi mengontrol input dan karena itu disinkronkan dengan sistem bus komputer. Jam digunakan untuk menggerakkan internal mesin negara yang terbatas bahwa instruksi pipa masuk. Hal ini memungkinkan chip memiliki pola yang lebih kompleks daripada operasi asynchronous DRAM, memungkinkan kecepatan yang lebih tinggi.
Pipelining berarti bahwa chip dapat menerima instruksi baru sebelum selesai memproses yang sebelumnya. Dalam menulis pipelined, perintah menulis dapat segera diikuti dengan instruksi lain tanpa menunggu data yang akan ditulis ke array memori. Dalam membaca pipelined, data yang diminta muncul setelah tetap jumlah jam pulsa setelah instruksi membaca, siklus di mana petunjuk tambahan dapat dikirim. (Penundaan ini disebut latensi dan merupakan parameter penting untuk dipertimbangkan saat membeli SDRAM untuk komputer.)
SDRAM banyak digunakan dalam komputer , dari SDRAM asli, generasi selanjutnya dari DDR (atau DDR1 ) dan kemudian DDR2 dan DDR3 telah memasuki pasar massal , dengan DDR4 saat ini sedang dirancang dan diantisipasi akan tersedia pada tahun 2015.
| Isi § 3.3.1 Mengganggu ledakan membaca o 4,1 SDR SDRAM (Single Data Rate DRAM sinkron) o 5,2 Synchronous DRAM-Link (SLDRAM) |
SDRAM sejarah
Delapan SDRAM IC pada PC100 DIMMpaket.
Meskipun konsep sinkron DRAM telah dikenal setidaknya sejak 1970-an dan digunakan dengan prosesor Intel awal, itu hanya pada tahun 1993 bahwa SDRAM mulai jalan untuk penerimaan universal dalam industri elektronik. Pada tahun 1993, Samsung memperkenalkan KM48SL2000 DRAM sinkron, dan pada tahun 2000, SDRAM menggantikan hampir semua jenis lain dari DRAM di komputer modern, karena kinerja yang lebih besar.
SDRAM latency tidak inheren lebih rendah (lebih cepat) dari DRAM asynchronous. Memang, awal SDRAM agak lebih lambat dari kontemporer meledak EDO DRAM karena logika tambahan. Manfaat dari SDRAM buffering internal berasal dari kemampuannya untuk interleave operasi ke beberapa bank memori, sehingga meningkatkan efektif bandwith .
Hari ini, hampir semua SDRAM diproduksi sesuai dengan standar yang ditetapkan oleh JEDEC , sebuah asosiasi industri elektronik yang mengadopsi standar terbuka untuk memfasilitasi interoperabilitas komponen elektronik. JEDEC resmi menetapkan standar SDRAM pertama pada tahun 1993 dan kemudian diadopsi standar lainnya SDRAM, termasuk untuk DDR , DDR2 dan DDR3 SDRAM .
SDRAM juga tersedia dalam terdaftar varietas, untuk sistem yang membutuhkan skalabilitas yang lebih besar seperti server dan workstation .
Pada 2007 , 168-pin SDRAM DIMM tidak digunakan dalam sistem PC baru, dan 184-pin DDR memori telah sebagian besar digantikan. DDR2 SDRAM adalah jenis yang paling umum digunakan dengan PC baru, dan motherboard DDR3 dan memori tersedia secara luas, dan lebih murah dibandingkan yang masih populer produk DDR2.
Hari ini, produsen terbesar di dunia SDRAM antara lain: Samsung Electronics , Panasonic , Micron Technology , dan Hynix .
SDRAM waktu
Ada batas beberapa kinerja DRAM. Kebanyakan dicatat adalah waktu siklus membaca, waktu antara operasi baca berurutan ke baris terbuka. Kali ini menurun dari 10 ns untuk 100 MHz SDRAM sampai 5 ns untuk DDR-400, tetapi tetap relatif tidak berubah melalui DDR2-800 dan DDR3-1600 generasi. Namun, dengan mengoperasikan sirkuit antarmuka pada kelipatan yang semakin tinggi dari tingkat membaca fundamental, bandwidth yang dicapai telah meningkat pesat.
Batas lain adalah CAS latency , waktu antara memasok alamat kolom dan menerima data yang sesuai. Sekali lagi, ini tetap relatif konstan pada 10-15 ns melalui beberapa generasi terakhir DDR SDRAM.
Dalam operasi, CAS latency adalah jumlah tertentu clock cycle diprogram ke register mode SDRAM dan diharapkan oleh pengontrol DRAM. Nilai apapun dapat diprogram, tetapi SDRAM tidak akan beroperasi dengan benar jika terlalu rendah. Pada tingkat clock yang lebih tinggi, CAS latency berguna dalam siklus clock secara alami meningkat. 10-15 ns adalah 2-3 siklus (CL2-3) dari jam 200 MHz DDR-400 SDRAM, CL4-6 untuk DDR2-800, dan CL8-12 untuk DDR3-1600. Siklus jam lebih lambat secara alamiah akan memungkinkan angka yang lebih rendah siklus CAS latency.
Modul SDRAM memiliki spesifikasi waktu mereka sendiri, yang mungkin lebih lambat dibandingkan dengan chip pada modul. Ketika 100 MHz SDRAM chip pertama kali muncul, beberapa produsen menjual "100 MHz" modul yang tidak bisa dipercaya yang beroperasi pada clock rate. Sebagai tanggapan, Intel menerbitkan PC100 standar, yang menguraikan persyaratan dan pedoman untuk memproduksi modul memori yang dapat beroperasi dengan andal pada 100 MHz. Standar ini secara luas berpengaruh, dan istilah "PC100" cepat menjadi pengenal umum untuk 100 MHz SDRAM modul, dan modul sekarang umum yang ditunjuk dengan "PC"-diawali angka ( PC66 , PC100 atau PC133 - meskipun arti sebenarnya dari nomor memiliki diubah).
SDR SDRAM
64 MB memori suara Sound Blaster X-Fi Fatal1ty Pro menggunakan dua Micron48LC32M8A2-75 C SDRAM chip bekerja di 133 MHz (7,5 ns) 8-bit lebar [ 1 ]
Awalnya hanya dikenal sebagai SDRAM , tunggal data rate SDRAM dapat menerima satu perintah dan mentransfer satu kata data per clock cycle.Frekuensi clock yang tipikal adalah 100 dan 133 MHz. Chips dibuat dengan berbagai ukuran data bus (paling sering 4, 8 atau 16 bit), tapi chip umumnya dirakit menjadi 168-pin DIMM yang membaca atau menulis 64 (non-ECC) atau 72 ( ECC ) bit pada satu waktu .
Penggunaan data bus adalah rumit dan dengan demikian memerlukan sirkuit pengontrol DRAM kompleks. Hal ini karena data ditulis ke DRAM harus disajikan dalam siklus sama dengan perintah menulis, tapi membaca menghasilkan output 2 atau 3 siklus setelah perintah membaca. Kontroler DRAM harus memastikan bahwa data bus tidak pernah diperlukan untuk membaca dan menulis pada waktu yang sama.
Khas SDR SDRAM clock rate adalah 66, 100, dan 133 MHz (periode 15, 10, dan 7,5 ns). Jam kecepatan hingga 150 MHz yang tersedia untuk penggemar kinerja.
SDRAM sinyal kontrol
Semua perintah dihitung relatif terhadap tepi naik dari sinyal clock. Selain jam, ada sinyal kontrol 6, sebagian besar aktif rendah , yang sampel di tepi naik dari jam:
§ CKE Jam Aktifkan. Ketika sinyal ini adalah rendah, chip berperilaku seolah-olah waktu telah berhenti. Tidak ada perintah diinterpretasikan dan perintah latency kali tidak berlalu. Keadaan saluran kontrol lain tidak relevan. Pengaruh sinyal ini sebenarnya tertunda oleh satu siklus clock. Artinya, siklus clock saat ini berlangsung seperti biasa, tapi siklus jam berikut diabaikan, kecuali untuk menguji masukan CKE lagi. Operasi normal kembali pada tepi naik dari jam setelah yang mana CKE sampel tinggi.
Dengan kata lain, semua operasi chip lainnya dihitung relatif terhadap tepi naik dari jam bertopeng. Jam bertopeng adalah logika AND dari input jam dan keadaan sinyal CKE selama tepi terbit sebelumnya input jam.
§ / CS Chip Pilih. Ketika sinyal ini tinggi, chip mengabaikan semua input lainnya (kecuali CKE), dan bertindak seolah-olah perintah NOP diterima.
§ DQM data Mask. (Surat Q muncul karena, mengikuti konvensi logika digital, jalur data yang dikenal sebagai garis "DQ".) Ketika tinggi, sinyal-sinyal menekan data I / O. Ketika mendampingi menulis data, data tidak sebenarnya ditulis untuk DRAM. Ketika menegaskan tinggi dua siklus sebelum proses pembacaan, data dibaca tidak output dari chip. Ada satu DQM baris per 8 bit pada chip memori x16 atau DIMM.
§ / RAS Row Address Strobe. Tak seperti namanya, ini adalah tidak strobo, melainkan hanya sedikit perintah. Seiring dengan / CAS dan / KAMI, ini memilih salah satu dari 8 perintah.
§ / CAS Column Address Strobe. Tak seperti namanya, ini adalah tidak strobo, melainkan hanya sedikit perintah. Seiring dengan / RAS dan / KAMI, ini memilih salah satu dari 8 perintah.
§ / KAMI Menulis aktifkan. Seiring dengan / RAS dan / CAS, ini memilih salah satu dari 8 perintah. Ini biasanya membedakan read-seperti perintah dari menulis seperti perintah.
Perangkat SDRAM secara internal dibagi menjadi 2 atau 4 bank mandiri data internal. Satu atau dua masukan alamat bank (ba0 dan BA1) pilih bank mana perintah diarahkan.
Banyak perintah juga menggunakan alamat disajikan pada pin alamat input. Beberapa perintah yang baik tidak menggunakan alamat, atau menyajikan sebuah alamat kolom, juga menggunakan A10 untuk memilih varian.
Perintah dipahami adalah sebagai berikut:
| / CS | / RAS | / CAS | / KAMI | BA n | A10 | Sebuah n | Perintah |
| H | x | x | X | x | x | x | Komando menghambat (operasi Tidak) |
| Itu | H | H | H | x | x | x | Tidak ada operasi |
| Itu | H | H | Itu | x | x | x | Burst Hentikan: menghentikan ledakan membaca atau menulis meledak berlangsung. |
| Itu | H | Itu | H | bank | Itu | kolom | Dibaca: Baca ledakan data dari baris yang sedang aktif. |
| Itu | H | Itu | H | bank | H | kolom | Baca dengan precharge otomatis: Seperti di atas, dan precharge (baris dekat) ketika selesai. |
| Itu | H | Itu | Itu | bank | Itu | kolom | Menulis: Menulis ledakan data ke baris yang sedang aktif. |
| Itu | H | Itu | Itu | bank | H | kolom | Menulis dengan precharge otomatis: Seperti di atas, dan precharge (baris dekat) ketika selesai. |
| Itu | Itu | H | H | bank | baris | Aktif (mengaktifkan): membuka baris untuk Membaca dan Menulis perintah. | |
| Itu | Itu | H | Itu | bank | Itu | x | Precharge: Nonaktifkan baris saat ini bank yang dipilih. |
| Itu | Itu | H | Itu | x | H | x | Precharge semua: Nonaktifkan baris saat ini dari semua bank. |
| Itu | Itu | Itu | H | x | x | x | Auto refresh: Segarkan satu baris masing-masing bank, dengan menggunakan counter internal. Semua bank harus diisi sebelumnya. |
| Itu | Itu | Itu | Itu | 0 0 | mode | Beban modus mendaftar: A0 melalui A9 dimuat untuk mengkonfigurasi chip DRAM. | |
Para DDRx berbagai SDRAM standar menggunakan dasarnya perintah yang sama, dengan tambahan kecil. Register modus Tambahan dibedakan menggunakan bit Bank alamat, dan sedikit bank ketiga alamat ditambahkan.
SDRAM operasi
Sebuah 512 MB SDRAM DIMM (yang berisi 512 MIB = 512 × 2 20 bytes = 536.870.912 byte persis) dapat dibuat dari 8 atau 9 chip SDRAM, SETIAP 512 mengandung sedikit penyimpanan, dan SETIAP satu kontribusi 8 bit dengan 64 DIMM - atau 72-bit lebar. Sebuah khas 512 bit Chip SDRAM internal berisi 4 independen switching 16 bank memori. Bank SETIAP adalah array dari 8192 SETIAP deretan 16 384 bit. Sebuah bank adalah Entah Idle, aktif, atau Mengubah dari satu ke yang lainnya.
Perintah Aktif mengaktifkan sebuah bank menganggur. Ini menyajikan alamat 2-bit bank (ba0 BA1) dan 13-bit alamat baris (A0 A12), dan menyebabkan membaca dari baris itu ke dalam array bank dari semua 16.384 amplifier kolom akal. Hal ini juga dikenal sebagai "membuka" baris. Operasi ini memiliki efek samping menyegarkan dinamika (kapasitif) sel memori penyimpanan baris itu.
Setelah baris telah diaktifkan atau "membuka", Membaca dan Menulis perintah yang mungkin untuk baris itu. Aktivasi membutuhkan jumlah waktu minimum, yang disebut penundaan baris ke kolom, atau t RCD sebelum membaca atau menulis untuk itu mungkin terjadi. Kali ini, dibulatkan ke kelipatan berikutnya dari periode jam, menentukan jumlah minimum menunggu siklus antara perintah aktif, dan Membaca atau Menulis perintah. Selama siklus tunggu, perintah tambahan dapat dikirim ke bank lain, karena masing-masing bank beroperasi sepenuhnya secara independen.
Kedua Membaca dan Menulis perintah memerlukan alamat kolom. Karena setiap chip mengakses 8 bit data pada satu waktu, ada 2048 kolom mungkin alamat sehingga membutuhkan baris alamat hanya 11 (A0 A9, A11).
Bila perintah Baca dikeluarkan, SDRAM akan menghasilkan data output yang sesuai di garis DQ pada waktunya untuk tepi naik dari jam 2 atau 3 siklus jam kemudian (tergantung pada CAS latency dikonfigurasi). Kata-kata berikutnya meledak akan diproduksi dalam waktu untuk berikutnya jam tepi meningkat.
Perintah Tulis disertai dengan data yang akan ditulis didorong ke garis DQ selama jam tepi yang sama meningkat. Adalah tugas dari kontroler memori untuk memastikan bahwa SDRAM tidak mengemudi membaca data di ke garis DQ pada saat yang sama bahwa perlu untuk mendorong menulis data ke garis itu. Hal ini dapat dilakukan dengan menunggu sampai ledakan membaca selesai, dengan mengakhiri ledakan membaca, atau dengan menggunakan garis kontrol DQM.
Ketika kontroler memori kebutuhan untuk mengakses baris yang berbeda, pertama kali harus kembali amplifier arti bahwa bank ke keadaan idle, siap untuk merasakan baris berikutnya. Hal ini dikenal sebagai operasi "precharge", atau "penutupan" baris. Precharge mungkin diperintahkan secara eksplisit, atau dapat dilakukan secara otomatis pada akhir membaca atau menulis operasi. Sekali lagi, ada waktu minimum, baris precharge delay, t RP , yang harus dilalui sebelum bank yang sepenuhnya menganggur dan mungkin menerima perintah lain aktifkan.
Meskipun menyegarkan berturut-turut adalah efek samping yang otomatis mengaktifkannya, ada waktu minimum untuk hal ini terjadi, yang membutuhkan akses baris waktu minimum t RAS penundaan antara perintah aktif membuka berturut-turut, dan perintah precharge sesuai menutupnya. Batas ini biasanya diinginkan dikerdilkan oleh membaca dan menulis perintah untuk baris, sehingga nilainya memiliki pengaruh yang kecil pada kinerja khas.
Komando interaksi
Perintah operasi tidak selalu diizinkan.
Modus beban perintah mendaftar mengharuskan semua bank menganggur, dan penundaan sesudahnya agar perubahan diterapkan.
Perintah auto refresh juga mensyaratkan bahwa semua bank menganggur, dan mengambil siklus refresh waktu t RFC untuk kembali chip untuk keadaan idle. (Kali ini biasanya sama dengan t RCD + t RP.)
Perintah lain yang hanya diizinkan pada sebuah bank menganggur adalah perintah aktif. Ini membutuhkan, seperti yang disebutkan di atas, t RCD sebelum baris terbuka penuh dan dapat menerima perintah membaca dan menulis.
Bila bank terbuka, ada empat perintah diizinkan: membaca, menulis, meledak mengakhiri, dan precharge. Membaca dan menulis perintah mulai semburan, yang dapat terganggu oleh perintah berikut.
Mengganggu ledakan baca
Bacaan yang, meledak mengakhiri, atau perintah precharge dapat diterbitkan setiap saat setelah perintah membaca, dan akan mengganggu membaca meledak setelah CAS latency dikonfigurasi. Jadi jika perintah membaca dikeluarkan pada siklus 0, perintah lain membaca dikeluarkan pada siklus 2, dan CAS latency adalah 3, maka perintah membaca pertama akan mulai meledak data yang keluar selama siklus 3 dan 4, maka hasil dari membaca kedua perintah akan muncul dimulai dengan siklus 5.
Jika perintah yang dikeluarkan pada siklus 2 yang meledak mengakhiri, atau precharge bank aktif, maka tidak ada output akan dihasilkan selama siklus 5.
Meskipun membaca mengganggu mungkin ke bank aktif, perintah precharge hanya akan mengganggu membaca meledak jika ingin bank yang sama atau semua bank; perintah precharge ke bank yang berbeda tidak akan mengganggu ledakan dibaca.
Untuk menghentikan ledakan dibaca oleh sebuah perintah tulis adalah mungkin, tapi lebih sulit. Hal ini dapat dilakukan, jika sinyal DQM digunakan untuk menekan output dari SDRAM sehingga kontroler memori dapat mendorong data melalui garis DQ untuk SDRAM pada waktunya untuk menulis operasi. Karena efek dari DQM pada data read ditunda dalam 2 siklus, tetapi efek DQM pada data yang langsung menulis, DQM harus dinaikkan (untuk menutupi data baca) dimulai setidaknya dua siklus sebelum menulis perintah, tetapi harus diturunkan untuk siklus dari perintah menulis (dengan asumsi Anda ingin perintah untuk menulis berpengaruh).
Melakukan hal ini hanya dalam dua siklus jam membutuhkan koordinasi yang cermat antara waktu SDRAM dibutuhkan untuk mematikan output di tepi jam dan waktu data harus diberikan sebagai masukan untuk SDRAM untuk menulis di tepi jam berikut. Jika frekuensi clock yang terlalu tinggi untuk memberikan waktu yang cukup, tiga siklus mungkin diperlukan.
Jika perintah membaca mencakup auto-precharge, precharge dimulai siklus sama dengan perintah menyela.
SDRAM meledak pemesanan
Sebuah mikroprosesor modern dengan cache yang umumnya akan mengakses memori dalam satuan baris cache . Untuk mentransfer baris cache 64-byte membutuhkan 8 akses berturut-turut untuk DIMM 64-bit, yang semuanya dapat dipicu oleh tunggal membaca atau menulis perintah dengan mengkonfigurasi chip SDRAM, menggunakan register mode, untuk melakukan 8-kata semburan.
Sebuah baris cache yang mengambil biasanya dipicu oleh dibaca dari alamat tertentu, dan SDRAM memungkinkan "kata kritis" dari baris cache yang akan ditransfer pertama. ("Firman" di sini mengacu pada lebar chip SDRAM atau DIMM, yang adalah 64 bit untuk DIMM khas.) Chip SDRAM mendukung dua konvensi yang mungkin untuk memesan dari kata-kata yang tersisa di baris cache.
Semburan selalu mengakses blok sejajar kata-kata berturut-turut BL dimulai pada kelipatan dari BL. Jadi, misalnya, sebuah 4-kata pecah akses ke alamat kolom 4-7 akan kembali kata-kata 4 7.Pemesanan, bagaimanapun, tergantung pada alamat yang diminta, dan opsi burst jenis dikonfigurasi: berurutan atau disisipkan. Biasanya, kontroler memori akan memerlukan satu atau yang lain.
Ketika panjang burst 1 atau 2, jenis ledakan tidak masalah. Untuk jangka ledakan 1, kata yang diminta adalah satu-satunya kata diakses. Untuk jangka ledakan 2, kata meminta diakses pertama, dan kata lain di blok selaras diakses kedua. Ini adalah kata berikut jika alamat bahkan telah ditentukan, dan kata sebelumnya jika alamat aneh ditentukan.
Untuk burst mode sekuensial, kemudian kata-kata yang diakses agar alamat meningkat, membungkus kembali ke awal blok ketika akhirnya tercapai. Jadi, misalnya, untuk jangka ledakan 4, dan alamat kolom yang diminta dari 5, kata-kata akan diakses dalam urutan 5-6-7-4. Jika panjang meledak adalah 8, urutan akses akan 5-6-7-0-1-2-3-4. Hal ini dilakukan dengan menambahkan counter untuk alamat kolom, dan mengabaikan karies masa lalu panjang meledak.
Modus burst interleaved menghitung alamat menggunakan eksklusif atau operasi antara counter dan alamat. Menggunakan alamat awal yang sama 5, ledakan 4-kata akan kembali kata-kata dalam urutan 5-4-7-6. Sebuah ledakan 8-kata akan menjadi 5-4-7-6-1-0-3-2. Meskipun lebih membingungkan bagi manusia, hal ini dapat lebih mudah untuk mengimplementasikan dalam perangkat keras, dan lebih disukai oleh Intel mikroprosesor.
Jika alamat kolom yang diminta pada awal blok, baik mode burst kembali data dalam urutan sekuensial yang sama 0-1-2-3-4-5-6-7. Perbedaannya hanya penting jika mengambil sebuah baris cachedari memori kritis-kata pertama ketertiban.
SDRAM modus mendaftar
Tunggal data rate SDRAM memiliki register 10-bit single mode dapat diprogram. Kemudian double-data-rate SDRAM standar menambahkan register modus tambahan, ditangani dengan menggunakan pin Bank alamat. Untuk SDR SDRAM, pin alamat bank dan jalur alamat A10 dan di atas diabaikan, tetapi harus nol selama mode register menulis.
Bit-bit adalah M9 melalui M0, disajikan pada baris alamat A9 melalui A0 selama siklus modus beban mendaftar.
1. M9: Menulis burst mode. Jika 0, menulis menggunakan panjang meledak membaca dan modus. Jika 1, semua menulis non-burst (lokasi tunggal).
2. M8, M7: Modus Operasi. Reserved, dan harus 00.
3. M6, M5, M4: CAS latency. Umumnya hanya 010 (CL2) dan 011 (CL3) adalah legal. Menentukan jumlah siklus antara perintah membaca dan output data dari chip. Chip ini memiliki batas mendasar pada nilai ini dalam nanodetik; selama inisialisasi, memory controller harus menggunakan pengetahuannya tentang frekuensi clock untuk menerjemahkan batas itu menjadi siklus.
4. M3: ketik Burst. 0 - permintaan meledak berurutan pemesanan, sedangkan 1 permintaan interleaved meledak pemesanan.
5. M2, M1, M0: panjang burst. Nilai dari 000,, 001 010 dan 011 menentukan ukuran meledak kata-kata 1, 2, 4 atau 8, masing-masing. Setiap membaca (dan menulis, jika M9 adalah 0) akan melakukan akses yang banyak, kecuali terganggu oleh berhenti meledak atau perintah lainnya. Nilai 111 menentukan ledakan penuh baris. Ledakan akan terus sampai terganggu. Full-baris semburan hanya diizinkan dengan jenis ledakan berurutan.
Kemudian (double data rate) standar SDRAM menggunakan bit modus mendaftar lebih, dan memberi register tambahan modus diperpanjang. Jumlah register yang dikodekan pada pin alamat bank yang selama siklus modus beban mendaftar. Sebagai contoh, DDR2 SDRAM memiliki register 13-bit mode, sebuah EMR1 13-bit, dan menggunakan 5 bit dalam EMR2.
Auto Refresh
Hal ini dimungkinkan untuk menyegarkan chip RAM dengan membuka dan menutup (mengaktifkan dan precharging) setiap baris di masing-masing bank. Namun, untuk menyederhanakan controller memori, chip SDRAM mendukung "auto refresh" perintah, yang melakukan operasi ini untuk satu baris dalam setiap bank secara bersamaan. SDRAM juga mempertahankan kontra internal, yang iterates atas semua baris mungkin. Memory controller hanya harus mengeluarkan cukup banyak auto refresh perintah (satu per baris, 4096 dalam contoh kita telah menggunakan) setiap refresh interval (t REF = 64 ms adalah nilai umum). Semua bank harus menganggur (tertutup, diisi sebelumnya) ketika perintah ini dikeluarkan.
mode daya rendah
Seperti disebutkan, jam memungkinkan (CKE) input dapat digunakan untuk secara efektif menghentikan jam ke SDRAM. Input CKE sampel setiap sisi kenaikan pada jam, dan jika rendah, tepi terbit berikut dari jam diabaikan untuk semua tujuan selain memeriksa CKE. Selama CKE rendah, diperbolehkan untuk mengubah clock rate, atau bahkan menghentikan jam seluruhnya.
Jika CKE diturunkan sedangkan SDRAM melakukan operasi, itu hanya "membeku" di tempat sampai CKE dinaikkan lagi.
Jika SDRAM idle (semua bank diisi sebelumnya, tidak ada perintah dalam kemajuan) ketika CKE diturunkan, SDRAM otomatis masuk power-down mode, daya minimal memakan sampai CKE dinaikkan lagi. Ini tidak boleh berlangsung lebih lama dari refresh interval maksimum t REF , atau isi memori mungkin hilang. Itu legal untuk menghentikan jam sekali selama ini untuk menghemat energi tambahan.
Akhirnya, jika CKE diturunkan pada saat yang sama sebagai perintah auto-refresh dikirim ke SDRAM, SDRAM memasuki diri-refresh mode. Ini seperti mematikan, tetapi SDRAM menggunakan timer on-chip untuk menghasilkan siklus internal yang menyegarkan yang diperlukan. Jam dapat dihentikan selama ini. Sedangkan diri-refresh modus mengkonsumsi daya sedikit lebih dari kekuatan-down mode, memungkinkan memory controller akan dinonaktifkan sepenuhnya, yang biasanya lebih dari membuat perbedaan.
SDRAM dirancang untuk perangkat bertenaga baterai menawarkan beberapa hemat daya opsi tambahan. Salah satunya adalah suhu yang bergantung menyegarkan, sebuah sensor suhu on-chip mengurangi refresh rate pada suhu yang lebih rendah, daripada selalu menjalankannya pada tingkat terburuk. Lain adalah menyegarkan selektif, yang membatasi diri refresh untuk sebagian dari array DRAM. Fraksi yang segar dikonfigurasi menggunakan daftar modus diperpanjang. Yang ketiga, dilaksanakan di Handphone DDR (LPDDR) dan LPDDR2 adalah "kekuatan dalam hati" mode, yang membatalkan memori dan membutuhkan reinitialization penuh untuk keluar dari. Ini diaktifkan dengan mengirimkan "meledak menghentikan" perintah sambil menurunkan CKE.
Generasi SDRAM
SDR SDRAM (Single Data Rate DRAM sinkron)
Jenis SDRAM lebih lambat dibandingkan dengan varian DDR, karena hanya satu kata dari data yang dikirim per siklus jam (data rate tunggal). Tapi jenis ini juga lebih cepat dari pendahulunya EDO-RAM dan FPM-RAM yang mengambil biasanya 2 atau 3 jam untuk mentransfer satu kata data.
DDR SDRAM ( DDR1 )
Artikel utama: DDR SDRAM
Sedangkan latency akses DRAM pada dasarnya dibatasi oleh array DRAM, DRAM memiliki bandwidth potensi yang sangat tinggi karena setiap baca internal sebenarnya deretan ribuan bit. Untuk membuat lebih dari bandwidth yang tersedia untuk pengguna, data rate ganda antarmuka dikembangkan. Ini menggunakan perintah yang sama, diterima sekali per siklus, tapi membaca atau menulis dua kata data per clock cycle. Antarmuka DDR menyelesaikan ini dengan membaca dan menulis data pada kedua tepi naik dan jatuh dari sinyal clock. Selain itu, beberapa perubahan kecil untuk waktu antarmuka SDR dibuat di belakang, dan tegangan suplai berkurang 3,3-2,5 V. Akibatnya, DDR SDRAM adalah tidak kompatibel dengan SDR SDRAM.
DDR SDRAM (kadang disebut DDR1 untuk kejelasan yang lebih besar) ganda minimum membaca atau menulis unit; akses setiap mengacu pada setidaknya dua kata berturut-turut.
Khas DDR SDRAM clock rate adalah 133, 166 dan 200 MHz (7,5, 6, dan 5 ns / siklus), umumnya digambarkan sebagai DDR-266, DDR-333 dan DDR-400 (3.75, 3, dan 2,5 ns per mengalahkan).Sesuai 184-pin DIMMs dikenal sebagai, PC-2100 PC-2700 dan PC-3200. Kinerja sampai dengan DDR-550 (PC-4400) tersedia dengan harga tertentu.
DDR2 SDRAM
Artikel utama: DDR2 SDRAM
DDR2 SDRAM adalah sangat mirip dengan DDR SDRAM, tetapi ganda minimum membaca atau menulis satuan lagi, sampai 4 kata berturut-turut. Protokol bus juga disederhanakan untuk memungkinkan operasi kinerja yang lebih tinggi. (. Secara khusus, "meledak menghentikan" perintah akan dihapus) ini memungkinkan laju bus SDRAM menjadi dua kali lipat tanpa meningkatkan laju jam operasi RAM internal, melainkan operasi internal dilakukan di unit 4 kali selebar SDRAM. Juga, alamat Bank pin tambahan (BA2) ditambahkan untuk memungkinkan 8 bank pada chip RAM yang besar.
Khas DDR2 SDRAM clock rate adalah 200, 266, 333 atau 400 MHz (periode 5, 3,75, 3 dan 2,5 ns), umumnya digambarkan sebagai DDR2-400, DDR2-533, DDR2-667 dan DDR2-800 (periode 2,5, 1,875, 1,5 dan 1,25 ns). Sesuai 240-pin DIMM dikenal sebagai PC2-3200 melalui PC2-6400. DDR2 SDRAM adalah sekarang tersedia pada tingkat clock 533 MHz umumnya digambarkan sebagai DDR2-1066 dan DIMM yang sesuai dikenal sebagai PC2-8500 (juga bernama PC2-8600 tergantung pada produsen). Kinerja hingga DDR2-1250 (PC2-10000) tersedia dengan harga tertentu.
Perhatikan bahwa karena operasi internal berada di 1/2 clock rate, DDR2-400 memori (jam internal rate 100 MHz) memiliki latency yang agak lebih tinggi dari DDR-400 (jam internal rate 200 MHz).
DDR3 SDRAM
Artikel utama: DDR3 SDRAM
DDR3 terus tren, menggandakan minimum membaca atau menulis unit untuk 8 kata berturut-turut. Hal ini memungkinkan lain kali lipat dari bandwidth dan kecepatan bus eksternal tanpa harus mengubah laju jam operasi internal, hanya lebarnya. Untuk menjaga transfer M 800-1600 / s (kedua tepi sebuah jam MHz 400-800), array RAM internal harus melakukan 100-200 M menjemput per detik.
Sekali lagi, dengan dua kali lipat setiap sisi negatifnya adalah meningkatnya latency . Seperti semua generasi SDRAM DDR, perintah masih terbatas pada satu jam tepi dan latency perintah diberikan dalam hal siklus clock, yang setengah kecepatan transfer rate biasanya dikutip (a CAS latency dari 8 dengan DDR3-800 adalah 8 / (400 MHz) = 20 ns, persis latency sama CAS2 pada PC100 SDR SDRAM).
Chip memori DDR3 yang dilakukan secara komersial, [ 2 ] dan sistem komputer yang tersedia yang menggunakannya pada paruh kedua tahun 2007,[ 3 ] dengan penggunaan yang signifikan diharapkan pada tahun 2008. [ 4 ] tarif jam awal adalah 400 dan 533 MHz, yang digambarkan sebagai DDR3-800 dan DDR3-1066 (PC3-6400 dan PC3-8500 modul), tapi 667 dan 800 MHz, digambarkan sebagai DDR3-1333 dan DDR3-1600 (PC3-10600 dan PC3-12800 modul) sekarang umum. [ 5 ] Kinerja hingga DDR3-2200 (PC3 17600 modul) yang tersedia dengan harga tertentu. [ 6 ]
DDR4 SDRAM
Artikel utama: DDR4 SDRAM
DDR4 SDRAM akan menjadi penerus DDR3 SDRAM . Hal itu diungkapkan di Intel Developer Forum di San Francisco pada tahun 2008, dan dijadwalkan akan dirilis ke pasar selama 2011. Waktunya telah bervariasi selama perkembangannya - itu awalnya diharapkan akan dirilis pada tahun 2012, [ 7 ] dan kemudian (pada 2010) diharapkan akan dirilis pada tahun 2015, [ 8 ] sebelum sampel diumumkan pada awal 2011 dan produsen mulai mengumumkan bahwa produksi komersial dan rilis ke pasar telah diantisipasi pada tahun 2012. DDR4 diperkirakan akan mencapai adopsi pasar massa sekitar tahun 2015, yang sebanding dengan sekitar 5 tahun yang diambil untuk DDR3 untuk mencapai transisi pasar massal lebih DDR2.
Chip baru diharapkan untuk berjalan pada 1,2 V atau kurang, [ 9 ] [ 10 ] versus V 1.5 dari chip DDR3, dan memiliki lebih dari 2 milyar transfer data per detik. Mereka diharapkan untuk diperkenalkan pada tingkat frekuensi 2133 MHz, yang diperkirakan naik ke 4266 potensi MHz [ 11 ] dan menurunkan tegangan 1,05 V [ 12 ] pada tahun 2013.
DDR4 akan tidak dua kali lipat lebar prefetch intern lagi, tapi akan menggunakan 8 sama n prefetch sebagai DDR3. [ 13 ] Dengan demikian, akan diperlukan untuk interleave membaca dari beberapa bank untuk menjaga data bus sibuk.
Pada Februari 2009, Samsung divalidasi 40 chip DRAM nm, dianggap sebagai "langkah signifikan" terhadap pengembangan DDR4 [ 14 ] karena pada 2009, chip DRAM saat ini hanya mulai bermigrasi ke proses nm 50. [ 15 ] Pada bulan Januari 2011, Samsung mengumumkan penyelesaian dan rilis untuk pengujian suatu modul 30 2 nm GB DDR4 DRAM. Ia memiliki bandwidth maksimum 2,13 Gbit / s pada 1,2 V, menggunakan saluran terbuka semu teknologi dan menarik daya 40% lebih sedikit dari modul DDR3 setara. [ 16 ] [ 17 ]
Fitur peta
| Jenis | Fitur perubahan |
| SDRAM | V CC = 3,3 V |
| Akses adalah ≥ 2 kata ganda clock V cc = 2,5 V 2,5-7,5 ns per siklus Sinyal: SSTL_2 (2.5V) [ 18 ] | |
| Akses adalah ≥ 4 kata | |
| Akses adalah ≥ 8 Kata | |
| V CC ≤ 1,2 V , point-to-point (modul tunggal per channel) |
pengganti Gagal
Selain DDR, ada beberapa teknologi lainnya memori yang diusulkan untuk berhasil SDR SDRAM.
Rambus DRAM (RDRAM)
RDRAM adalah teknologi eksklusif yang bertanding melawan DDR. Harganya yang relatif tinggi dan kinerja mengecewakan (yang dihasilkan dari latency tinggi dan saluran 16-bit data yang sempit terhadap 64 saluran bit DDR yang) menyebabkan ia kehilangan perlombaan untuk berhasil DRAM SDR.
Synchronous DRAM-Link (SLDRAM)
SLDRAM membual kinerja yang lebih tinggi dan bertanding melawan RDRAM. Ini dikembangkan selama akhir 1990-an oleh Konsorsium SLDRAM, yang terdiri dari sekitar 20 pabrik industri komputer besar. Ini merupakan standar terbuka dan tidak memerlukan biaya lisensi. Spesifikasi menyerukan bus 64-bit dan berjalan pada frekuensi clock 200 MHz, 300 atau 400. Hal ini dicapai dengan semua sinyal berada pada baris yang sama dan dengan demikian menghindari waktu sinkronisasi beberapa baris. Seperti DDR SDRAM , SLDRAM menggunakan bus-dipompa, memberikan kecepatan efektif 400, [ 19 ] , 600, [ 20 ] atau 800 MT / s.
SLDRAM menggunakan bus 11-bit perintah (bit perintah 10 CA9: 0 ditambah satu start-of-baris perintah FLAG) untuk mengirimkan paket 40-bit perintah pada 4 tepi berturut-turut dari jam perintah diferensial (CCLK / CCLK #). Tidak seperti SDRAM, tidak ada per-chip sinyal pilih; setiap chip ditugaskan ID saat reset, dan perintah yang terkandung ID dari chip yang harus memprosesnya. Data ditransfer dalam 4 - atau 8-kata semburan di sebuah bus 18-bit (per keping) data, dengan menggunakan salah satu dari dua jam diferensial data (DCLK0/DCLK0 # dan DCLK1/DCLK1 #). Tidak seperti standar SDRAM, jam dihasilkan oleh sumber data (chip SLDRAM dalam kasus operasi baca) dan ditransmisikan dalam arah yang sama dengan data, sangat mengurangi data yang miring. Untuk menghindari kebutuhan untuk jeda bila sumber perubahan DCLK, setiap perintah yang ditentukan pasangan DCLK itu akan digunakan. [ 21 ]
Perintah membaca / menulis dasar terdiri dari (awal dengan CA9 dari kata pertama):
| SLDRAM Baca, menulis atau baris paket op permintaan | ||||||||||
| BENDERA | CA9 | CA8 | CA7 | CA6 | CA5 | CA4 | CA3 | CA2 | CA1 | CA0 |
| 1 | ID8 | Device ID | ID0 | CMD5 | ||||||
| 0 | Perintah kode | CMD0 | Bank | Baris | ||||||
| 0 | Row (lanjutan) | 0 | ||||||||
| 0 | 0 | 0 | 0 | Kolom | ||||||
§ 9 bit ID perangkat
§ 6 bit dari perintah
§ 3 bit dari alamat bank
§ 10 atau 11 bit dari alamat baris
§ 5 atau 4 cadang untuk baris atau kolom ekspansi bit
§ 7 bit dari alamat kolom
Perangkat individu memiliki 8-bit ID. Bit 9 ID dikirim dalam perintah ini digunakan untuk menangani beberapa perangkat. Setiap kekuasaan-dari-2 selaras kelompok berukuran dapat diatasi. Jika msbit ditransmisikan didirikan, semua paling-bit signifikan sampai dengan dan termasuk sedikit-0 yang signifikan dari alamat menular diabaikan untuk "apakah ini ditujukan kepada saya?" tujuan. (Jika bit ID8 sebenarnya dianggap kurang berarti dibandingkan ID0, pencocokan alamat unicast menjadi kasus khusus dari pola ini.)
Perintah membaca / menulis memiliki jelas msbit:
§ CMD5 = 0
§ CMD4 = 1 untuk membuka (mengaktifkan) baris tertentu; CMD4 = 0 untuk menggunakan baris yang sedang terbuka
§ CMD3 = 1 untuk mentransfer sebuah ledakan 8-kata; CMD3 = 0 untuk ledakan 4-kata
§ Cmd2 = 1 untuk menulis, cmd2 = 0 untuk membaca sebuah
§ CMD1 = 1 untuk menutup baris setelah akses ini; CMD1 = 0 untuk membiarkannya terbuka
§ CMD0 memilih pasangan DCLK digunakan (DCLK1 atau DCLK0)
Sebuah terkemuka kelalaian dari spesifikasi itu per-byte menulis memungkinkan, melainkan dirancang untuk sistem dengan cache dan memori ECC , yang selalu menulis dalam kelipatan baris cache.
Perintah tambahan (dengan CMD5 set) dibuka dan ditutup baris tanpa mentransfer data, melakukan operasi refresh, membaca atau menulis register konfigurasi, dan dilakukan operasi pemeliharaan lainnya. Sebagian besar perintah didukung sebuah 4-bit tambahan sub-ID (dikirim sebagai 5 bit, menggunakan pengkodean ganda tujuan yang sama sebagai ID utama) yang dapat digunakan untuk membedakan perangkat yang ditugaskan ID primer yang sama karena mereka terhubung dalam paralel dan selalu membaca / ditulis pada saat yang sama.
Ada beberapa 8-bit register kontrol dan 32-bit status register untuk mengontrol perangkat parameter waktu yang berbeda.
Memori Saluran virtual (VCM) SDRAM
VCM adalah jenis milik SDRAM yang dirancang oleh NEC , tapi dirilis sebagai standar terbuka tanpa biaya lisensi. VCM menciptakan keadaan di mana proses berbagai sistem dapat ditugaskan saluran virtual mereka sendiri, sehingga meningkatkan efisiensi sistem secara keseluruhan dengan menghindari kebutuhan untuk memiliki proses ruang berbagi penyangga. Hal ini dicapai dengan menciptakan berbeda "blok" dari memori, yang memungkinkan setiap blok memori individu untuk antarmuka secara terpisah dengan memory controller dan memiliki ruang buffer sendiri. VCM memiliki kinerja lebih tinggi dari SDRAM karena memiliki latency lebih rendah secara signifikan. Teknologi ini merupakan pesaing potensial dari RDRAM karena VCM tidak hampir sama mahalnya dengan RDRAM adalah. A Memory Saluran virtual (VCM) modul adalah mekanis dan elektrik yang kompatibel dengan standar SDRAM, tetapi harus diakui oleh memory controller . Motherboard sedikit yang pernah diproduksi dengan dukungan VCM.
Tidak ada komentar:
Posting Komentar
jgn lupa di sukai y?????????